중앙 컴퓨트 인클로저 내에 복수의 이종 SoC를 통합할 때 시스템 엔지니어는 최적의 칩 간 인터커넥트를 선택해야 합니다. 이더넷은 뛰어난 장애 격리와 긴 도달 거리를 제공하는 반면, PCIe 스위치는 서브 마이크로초 단위의 제로 카피 DMA를 보장합니다.
PCIe NTB(비투과 브리징) 기술을 활용하면 자율주행 SoC가 인터럽트 없이 120나노초 내에 콕핏 디스플레이 프레임 버퍼에 직접 기록할 수 있습니다. 반면 10G 이더넷을 경유하면 패킷화 및 소켓 오버헤드로 인해 지연 시간이 45마이크로초까지 증가합니다.
PCIe 신호는 급격한 감쇠 특성으로 인해 값비싼 리타이머 없이는 전송 거리가 40cm 미만으로 제한되어, 차체 전역을 연결하는 존 통신에는 부적합합니다. 또한 치명적인 PCIe 오류는 루트 컴플렉스를 다운시킬 수 있지만, 이더넷 스위치는 물리적 결함을 완벽히 격리합니다.